램리서치 ‘사각 패키징’ 혁신 미는데…한국은 아직 초기단계

칼리스토 장비 내부에 가로세로 650㎜ 크기의 사각형 패널이 있는 모습. [사진 램리서치]

동그란 모양의 반죽에 사각형 틀로 쿠키를 찍어내면, 가장자리 부위의 반죽은 버려야 한다. 쿠키의 크기가 커질수록 버려지는 자투리 반죽도 는다. 애초에 사각형 반죽을 쓴다면? 낭비 없이 동일한 크기의 쿠키를 최대한 많이 만들 수 있지 않을까.

첨단 반도체 패키징 기술의 상황이 딱 이렇다. 현재는 원형 웨이퍼 위에 그래픽처리장치(GPU), 고대역폭메모리(HBM) 등을 올려놓고 하나로 합치는 패키징을 하는데, AI 칩이 복잡하고 다양해지면서 패키징 칩 크기가 점점 커지고 있다. 낭비되는 웨이퍼가 늘자 반도체 업계에선 사각형 패널 위에 패키징하는 ‘패널 레벨 패키징(PLP)’ 기술에 주목하고 있다.

미국 반도체 장비업체 램리서치가 PLP의 핵심 연구개발(R&D) 기지를 오스트리아 잘츠부르크에 열고 PLP 기술 상용화에 속도를 내고 있다. 지난 20일(현지시간) 찾은 이 센터에서 파티 만시 램리서치 시니어 디렉터는 직사각형 패널을 테스트 중인 PLP 장비를 가리키며 “전 세계로 출하하는 PLP 장비는 모두 여기서 생산된다”라고 말했다. 반도체 식각(蝕刻, etching) 장비 세계 1위인 램리서치는 지난 2022년 PLP 기술을 보유한 오스트리아 셈시스코를 인수하며 PLP 장비 시장에 진출했다.

오스트리아 잘츠부르크의 램리서치 패널 레벨 패키징(PLP) 센터에서 제작된 PLP 장비 ‘칼리스토’. [사진 램리서치]

아론 펠리스 램리서치 부사장은 “AI 칩의 글로벌 수요는 엄청나지만 생산 능력은 충분치 않다”라며 “PLP가 그 답이 될 것”이라고 말했다. “현재 지름 300㎜의 원형 웨이퍼 1개로는 AI칩 8개를 패키징할 수 있지만, 같은 조건에서 가로세로 600㎜ 사각 패널을 쓰면 77개를 처리할 수 있다”고 설명했다. 생산 효율이 최대 10배 좋아진다는 의미다.

다만, 패널 크기가 커져도 칩의 수율(양품 비율)을 유지할 수 있는지가 관건이다. 램리서치는 그동안 웨이퍼 레벨 패키징(WLP)을 지원하며 쌓은 노하우를 PLP로 이식하겠다는 방침이다.

한국 반도체 업계도 일찍부터 PLP의 가능성에 주목했다. 삼성전기는 2016년 천안 생산라인에 PLP 기술을 적용하기 시작했고, 2019년 삼성전자가 이 사업을 양도받아 개발을 이어가고 있다. 반도체 업계 고위 관계자는 “PLP가 주류가 되려면 장비 뿐만 아니라 소재·부품 생태계도 함께 구축돼야 하는데, 한국은 PLP 초기 단계에 머물러 있다”라고 말했다.

램리서치 같은 글로벌 장비 업체로선 반도체 소부장 생태계가 여전히 척박한 한국이 중요 공략처다. 펠리스 부사장은 “삼성전자나 SK하이닉스 등 전 세계 고객들과 PLP의 난제를 함께 해결하겠다”라고 말했다.





박해리([email protected])