“답은 기본에 있었다”…삼성 4나노 공정 개발한 엔지니어의 집념

최정민 삼성전자 반도체 파운드리사업부 기술개발실 PL이 3차원 구조 트랜지스터 기반 4나노 초저전력 공정 기술을 개발한 공로로 지난 3월 대한민국 엔지니어상을 수상했다. 사진 삼성전자 반도체 뉴스룸

“항상 문제는 기본적인 것에 있다는 생각으로 압력과 온도, 설비 출력, 가스 유량 등 모든 변수를 다시 점검했습니다.”

최근 ‘대한민국 엔지니어상’을 수상한 삼성전자 파운드리사업부 기술개발실 최정민 PL(프로젝트 리더)은 23일 삼성전자 반도체 뉴스룸을 통해 이같이 말했다.

대한민국 엔지니어상은 과학기술정보통신부가 주최하고 한국산업기술진흥협회가 주관하는 우수 공학자 포상 제도다. 최 PL은 3차원 구조 트랜지스터(FinFET) 기반의 4나노(㎚·10억분의 1m) 초저전력 공정 기술을 개발한 공로를 인정받았다. 이 기술은 차세대 고대역폭메모리(HBM4) 베이스 다이(HBM의 아랫부분) 개발과 양산에 선제적으로 적용됐다.

2001년 삼성전자 메모리사업부에 입사한 최 PL은 2008년 파운드리사업부로 자리를 옮겼다. 이후 45나노부터 4나노까지 다양한 로직 공정의 개발과 양산을 이끌며 선단 공정 경쟁력 확보에 기여해왔다.

지난 3월 대한민국 엔지니어상을 수상한 최정민 삼성전자 반도체 파운드리사업부 기술개발실 PL은 "동료들과 함께 수많은 시행착오와 과정을 겪은 결과, 엔지니어로서 크게 성장할 수 있었다"라고 말했다. 사진 삼성전자 반도체 뉴스룸

최 PL이 개발한 4나노 초저전력 공정은 최근 삼성전자 파운드리사업부의 가동률 회복을 이끄는 핵심 기술로 꼽힌다. 인공지능(AI) 시장의 무게중심이 학습에서 추론으로 이동하면서 빅테크(대형 기술기업)의 맞춤형 AI 반도체(ASIC) 수요가 빠르게 늘어난 영향이다.

현재 삼성전자의 4나노 공정은 풀캐파(생산능력 최대치) 수준으로 가동되고 있다. 가동률은 파운드리 사업의 수익성을 좌우하는 핵심 지표다. 업계에서는 4나노 선단 공정의 가동률 상승이 삼성전자 파운드리의 공정 경쟁력 회복과 실적 개선으로 이어질 것으로 보고 있다.

최 PL은 “이 상은 함께 고민하고 도전한 팀원 모두가 받은 상이라고 생각한다”며 “후배들이 기술적인 어려움에 부딪혔을 때 원인을 분석하고 해결의 실마리를 찾아가는 방법을 함께 나누는 선배가 되고 싶다”고 말했다.



이영근([email protected])